257-537

35608J152 A JUL 1981

THIN-FILM TYPE INTEGRATED CIRCUIT DEVICE

11


56-80152 ° A 43 | 1.7.1981 | 19 | JP Appl. No. 54-158325 | 22 | 0.12.1979 STPPON DENKI K.K. | 72 | TAEESHE MAKASHIMA I

51 Int. CI'. H01L27-01,H01C17-06

PURPOSE: To prevent the flowage of the solder layer of the thin-film type integrated circuit whose electrode patterns have been provided at both ends of a thin film resistance formed on an insulative substrate, by forming each electrode pattern into

snape which has a slit or cut.

CONSTITUTION: On an insulative substrate 1 of ceramic or the like, a resistance element 2 of a desired pattern is formed of tantalum or the like. Then this is coated with the first conductive layer 3 of NiCr or the like which is adhesive to the resistance element 2 so that the thickness is 200~300 Å and the second conductive layer 4 of Au or the like which is adhesive to solder by, e.g., vacuumevaporation. Moreover, these conductive layers are patterned into shape shown in the figure by photoresist method or the like. By said constitution, because a slit 5 or cut 6 has been made in the conductive layers 2 and 4, the flowage of the solder layer can be prevented when it is formed by solder dip.



			er y 1 e k en	

19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56—80152

Dint. Cl.³H 01 L 27/01H 01 C 17/06

識別記号

庁内整理番号 6426-5F 6240-5E 發公開 昭和56年(1981)7月1日

発明の数 1 審査請求 未請求

(全 2 頁)

57薄膜集積回路装置

21特 願 昭54-158325

22出

願 昭54(1979)12月6日

章 明 者 中島猛

東京都港区芝五丁目33番1号目本電気株式会社内

72発 明 者 松木洋一

東京都港区芝五丁目33番1号日 本電気株式会社内

九出 碩 人 日本電気株式会社

東京都港区芝5丁目33番1号

住代 瑪 、 弁理士 内原晋

明 概 4

1. 発明の名称

草牌模模 凹路袋道

2. 特許請求の範囲

絶験性基板と、この基板面上に回路形状に形成された抵抗薄膜と、この膜上に部分的に形成された第二導電 首と、この層上に形成された第二導電 首と、さらにこの層上に形成された半田層とから なる博喚集積回路装置において、 明記第一、 第二 時電階は スリットまたは切込みを有する形状に パターン形成されていることを特象とする薄膜集積 回路装置。

3. 発明の評細な説明

本発明は薄膜集積回路装置に知し、特に精度の 取しい抵抗と、半田痛れ性の良好な電値を有する 傳展集積回路に関するものである。

従来、傅農集横回路の製造方法で、 NiCr-Au

中の海本を放着等により形成した後、とれをバターンも成し、この暦上に半田藩を形成し陣壁とする手去がしばしば用いられている。また集積変を高のこれが、この電壁パターンがことさら分類にこなり、ディスクリート部品例えばトランジスタ、タイオード等の電子部品のリード線や、外部電子 宏統 井カリード線及びそれらのリード線を固滑するための基項穴に半田が政滑されやすいことがある。この結果、 抵抗体との境界部の半田藩が 解くなり、 法気の変化率が高くなり、 特に精度の激しい 政策では問題となる。

本発明の目的は、かかる欠点を徐去することが 可能な電磁を有する傅晓集積回路装置を提供する ことにある。

本発明は例えば、絶敏性基板と、この基板面上 に回路形状に形成された独玩神段と、この膜上に 部分的に形成された前記抵抗神膜と密着性の良い 第一時間層と、この層上に形成されかつ前記第一 時電胎より再電器が高く半田付性の良い第二時間 層と、この層上に形成された半田層とからなる海

-2-

特問556- 80152(2)

換級機回路装置において、前配用一及び第二導電 fiはスリットまたは切込みを有する形状にパター ン形成されていることを特敵とする点にある。 本希明の実施例を図面を参照して説明する。

弟1凶の如く絶縁基板、例えばセラミック基板 1上に所望の抵抗共子2を例えばタンタル等によ り形成する。しかる後、第2凶のように、 Ni Gr 岑の回路煮子2と密着性の良い 200~ 300 Åの 弟一導電量3、及びAu 等の半田付性の良い2000 ~3000Åの角2導艦層4を真空蒸溜法等により 付着形成する。しかる後、フォトレジスト法等に より弟3凶のようにパターン形成する。その祭、 男も凶Aまたは無も凶Bのように、スリット5ま セは切込み6を改けることにより、半田ディップ により半出資を形成するときに半田海の流出を防 止することが可能となる。

4. 必面の簡単な説明

第1凶、第2凶及び第3凶は本発明の実施例を 投造工程順に示す断面図である。第4図A及び第

- 3 -

4 凶 B は本発明の各実施例を示す断面図である。 尚、凶において 1 ……他承基板、2 ……抵抗君子、3 ……第一埠 随層、4……第二導電層。

代埋人 弁理士

